國研院奈米中心(NDL)領先全球，開發出第一個16奈米的功能性靜態隨機存取記憶體(SRAM)單位晶胞。 應用此技術在1平方公分面積下，可容納超過150億顆電晶體，約是目前45奈米元件技術的10倍之多。16奈米元件技術不僅可直接讓電腦或手機的主機板大幅縮小面積並可減少耗電，進而讓隨身電子設備更輕薄短小。

此成果已在12月9日於美國巴爾地摩舉行的電子元件最重要的國際會議IEDM正式發表，更被大會選為5篇即時論文之一，並被國外專業電子媒體EE Times、IEEE Spectrum與日經BP (Nikkei Business Publications)列為重點報導。

「兩兆雙星」裡的半導體產業，即將在明年從目前主流的45奈米元件世代邁入32奈米元件製程的試產，在此同時， 22奈米元件技術也已陸續展開先期研究。然而，更前瞻的16奈米元件卻面臨新物理特性尚待釐清，製程機台改善落後生產要求的窘境。

若依傳統方式推估，16奈米元件的開發費用將超過300億台幣，而建廠費用亦將高達1,500億台幣，因此必須有紮實的先期研發來降低此技術與資本瓶頸所帶來的投資風險。 另外，製程技術與元件效能亦需有突破性的創新，否則高昂的製造成本與建廠費用都將使16奈米元件世代變成遙不可及。

國研院奈米中心這次在IEDM共發表3項16奈米元件的關鍵技術，包括「奈米噴印成像技術」，「320度低溫微波活化」與「N型鍺元件研究」。

相較於一般傳統微影光學成像技術，此「奈米噴印成像技術」（Nano-Injection Lithography）採用類似最便宜的印刷方式，完全不需使用光阻及光罩，可完全省掉每套一億台幣以上的光罩費用，和非常複雜的光阻干涉現象，為16奈米以下世代半導體微影成像技術提供新的選項。此技術由於機台構造簡單，可輕易突破傳統光學微影成像在10奈米左右的物理極限，並可延伸至5奈米的終極元件尺寸，誠為國人在先進積體電路元件製程的重大突破性創新。

此外，「320度低溫微波活化」是本實驗室首度成功將傳統900度以上的退火溫度，利用微波製程大幅降至320度，此低溫活化製程是未來立體堆疊積體電路元件的關鍵技術。 將來積體電路製程會像蓋樓房一樣，以堆疊方式來縮小晶片面積，達成電子產品輕薄短小的需求。

「N型鍺元件研究」，從16奈米元件世代開始，為求得更快速的元件性能，以鍺取代矽已漸漸成為研究主軸之一。 然而，N型鍺電晶體的研發進展仍相對落後。 為了解決此問題，我們開發出一種新的製程技術，進一步提升鍺電晶體的載子速度，未來在低功耗元件上將扮演重要角色。

非揮發性記憶體 (例如隨身碟、固態硬碟) 是目前市場成長最快的半導體元件，但在16奈米以下世代亦將面臨技術瓶頸。 國研院奈米中心新開發「矽量子點奈米節能儲存元件」，該元件是世界上首度直接由電場來儲存資料到奈米矽量子點的節能環保元件，因為不須利用電流來改變資料狀態，非常省電。 這項節能奈米儲存元件對具有數百億美金市場規模的非揮發性記憶體模組產業極有應用潛力，因此獲選為著名應用物理期刊“Applied Physics Letters”今年10月5日出刋的封面論文。

國研院奈米中心主任楊富量指出，16奈米元件的研發將左右台灣在22奈米世代以後是否能繼續維持在全球半導體產業裡的優勢地位。 過去靠著製造能力和經濟規模所獲得的競爭力，絶對要加入新的創意和紮實的研發，才能通過16奈米以下世代的嚴酷考驗。

在過去一年多來，國研院奈米中心同仁的創意和執行力，讓楊富量主任對台灣成為國際奈米元件研發中心的願景充滿了無限的期待。他希望以這些核心技術為基礎，在明年中能拓展成立15奈米元件研發聯盟，以結合產官學研界的力量，及早進入這個充滿挑戰與機會且關係著國內兆元產值的電子元件研發領域。

在研發製程機台方面，亦期許藉由本土設備廠商的早期參與研發，提升國內機台自製率，並邀集國內各大學相關領域的研究教授、經濟部工研院、國內半導體公司、與國外大學和國外公司加入，厚植台灣在下世代半導體元件的研發實力，並朝向國際研發聯盟邁進。