半導體積體電路(IC)製造是一場尺寸微縮與效能提升的研究競賽，目前半導體元件先進的量產製程技術，可在1平方公分的矽晶片上製作約1億顆電晶體，國家實驗研究院奈米中心研發出「多重鰭高鰭式場效電晶體」製程技術，可在同樣面積上增加約2千萬顆電晶體，也就是讓各類電子產品的儲存容量增加20%，或是降低製造成本兩成，可大幅提升國內半導體廠商的國際競爭力。

傳統的場效電晶體(Field-effect transistor, FET)中，控制電流通過的閘門（右圖深紫色部分），只能在閘門的一側控制電路的接通與斷開，屬於平面的架構（下圖一）。

「鰭式場效電晶體」(FinField-effect transistor, FinFET)的閘門做成類似魚鰭的叉狀3D架構，可於電路的左、右、上三側控制電路的接通與斷開（下圖二）。

國研院奈米中心領先全球開發出具有多重鰭高的鰭式場效電晶體。此不同鰭高的設計理念，可以讓大小不同的電流擁有各自適合的通道高度，據以設計之積體電路得以進一步縮小晶片面積（下圖三）。

可以將傳統場效電晶體、單一鰭高鰭式場效電晶體及多重鰭高鰭式場效電晶體分別比喻為平房、高樓層單一面積房屋、高樓層大、中、小數種不同面積的房屋；在有限的晶片面積上，多重鰭高鰭式場效電晶體可以讓不同大小的電流各住適合的房型，達到空間利用最佳化。

本項研究成果不但縮小了晶片面積，也降低電晶體消耗的電力，因而提高了晶片上可容納的電子元件密度。相較於單一鰭高鰭式電晶體，多重鰭高鰭式電晶體可減小晶片面積達20% (亦即在同樣尺寸的晶圓上增加20%的晶片數)，因此可以降低成本20%，或是讓晶片儲存容量增加20%。

由於這項研究成果對半導體產業發展有很大的影響，因此今年年中在日本京都所舉行的「2013年超大型積體電路技術及電路國際會議」(IEEE Symposia on VLSI Technology & Circuits)*上發表時，廣受矚目，國際專業媒體IEEE SPECTRUM雜誌**並針對這項技術進行特別報導。

在過去20年的IC製造競賽中，大致依照摩爾定律的推估趨勢進行，亦即晶片上可容納的電晶體密度，約每18~24個月便會增加一倍。由於傳統的平面式場效電晶體已無法持續微縮，新穎的鰭式場效電晶體已成為未來IC製造技術的主流。國研院奈米中心開發的「多重鰭高鰭式場效電晶體」技術，為將來的3D元件製作提供了創新的元件結構思維，廣受產業界重視。目前此技術正申請專利中，並將儘速轉移至業界。

國研院奈米中心並自本月起開放「非平面元件製作服務平台」，提供國內研究者研發各種元件雛型與製程技術，讓學研機構的前瞻研究能與產業界的製程實務無縫接軌，研究產出能有效提升我國半導體產業之國際競爭力。

備註：

*VLSI會議為全球電機電子領域研究團隊展現積體電路技術最新成果的指標性會議及舞台，論文水準極高，係全球著名半導體公司如台積電、英特爾、三星電子等，非常重視之會議。

**IEEE SPECTRUM雜誌是國際電機電子工程師學會（IEEE）發刊的專業雜誌。此學會擁有來自全球超過160個國家逾42萬個會員，僅有該領域極重要的研究成果能為該雜誌所報導。

小辭典：場效電晶體

場效電晶體(field effect transistor, FET) 是一控制電流流通的電子元件，若以水庫供水來比喻，水庫供水端即相當於FET的源極(source, S)，出水口相當於汲極(drain, D)，而負責控制水流量的即為閘極(gate, G)。

鰭式場效電晶體(Fin Field-Effect Transistor, FinFET)是場效電晶體的一項創新設計。在傳統的平面式場效電晶體中，控制電流通過的閘極，只在電流通道的一側控制，當閘極長度微縮至奈米等級時，即不易截止電流；在鰭式場效電晶體中，閘極成類似魚鰭的叉狀3D架構，可於電路的左、右、上三側進行控制，這種設計可以大幅改善漏電流問題，有助於場效電晶體持續微縮。